為了在追求加速嵌入系統開發及維持其可靠性的同時，又能夠兼顧降低開發成本，產業界開始轉向可重組的設計架構，這種架構能夠適用于未來的任務要求，并且可以掌握系統失靈的狀況。這些可重組的子系統通常以資源受限的FPGA硬體、或者功能完善、帶有特定DSP的多核心處理系統為基礎。

以FPGAs做為目標硬體時，必須使用Verilog或VHDL來開發，而處理器的開發則是須透過C/C++。許多演算法與零件，特別是與通訊相關領域，會同時需要將以處理器為基礎與FPGA為基礎的兩種子系統作為目標。
...
...