因應(yīng)近年來人工智慧（AI）熱潮推波助瀾下，包括NVIDIA、AMD、Amazon等科技巨頭無不廣設(shè)資料中心，備妥「算力軍火庫(kù)」。因此帶動(dòng)龐大AI先進(jìn)製程晶片需求，卻也造就臺(tái)灣半導(dǎo)體代工產(chǎn)業(yè)鏈產(chǎn)能缺口，分別投入矽光子等先進(jìn)封裝製程布新局。

目前所稱「先進(jìn)封裝」技術(shù)中的亮點(diǎn)，「扇出型封裝」（Fan-Out Packaging）又可再細(xì)分為：扇出型「晶圓級(jí)」封裝（Fan-Out Wafer-Level Packaging；FOWLP）已投入應(yīng)用多年，進(jìn)而投入發(fā)展扇出型「面板級(jí)」封裝（Fan-Out Panel-Level Packaging；FOPLP）。預(yù)估在高效能運(yùn)算（HPC）、AI應(yīng)用驅(qū)動(dòng)下，2024年面板級(jí)封裝市場(chǎng)規(guī)模約為11億美元、2029年達(dá)到69.4億美元，2024~2029年複合成長(zhǎng)率約44.56%。

兩者最大差異則在於尺寸和利用率。由於FOPLP將IC封裝基板從圓形改為方形，可使封裝尺寸更大，擁有更高的生產(chǎn)靈活性；基板材料也可以改用金屬、玻璃或其它高分子聚合物材料取代矽，又以玻璃基板在機(jī)械、物理、光學(xué)等性能上更具優(yōu)越性。

面板級(jí)封裝化圓為方 以空間擴(kuò)產(chǎn)能

在相同晶圓單位面積的使用率上，方形基板以FOPLP >95%面積使用率，力壓傳統(tǒng)FOWLP晶圓封裝<85%的面積使用率，具備可大批生產(chǎn)、成本低與生產(chǎn)周期短等優(yōu)勢(shì)，以提高生產(chǎn)效率、產(chǎn)量，相對(duì)減少切割過程中浪費(fèi)的材料和成本，還盼可藉此緩解CoWoS吃緊產(chǎn)能。

圖一 : 由於FOPLP將IC封裝基板從圓形改為方形，吸引PCB載板和FPD面板製造廠商積極投入。（攝影：陳念舜）

一旦改為玻璃基板後，業(yè)界既不必?fù)?dān)心載板會(huì)隨著IC越來越大而翹曲；還可容納封裝更多的裸晶單位及I/O數(shù)，達(dá)到高密度連接和輕薄的封裝，提升封裝後元件效能；以及體積更小、效能更強(qiáng)大，又節(jié)省電力消耗等技術(shù)優(yōu)勢(shì)。降低蝕刻和電鍍製程成本，而減少材料消耗；加上無須打線、凸塊，可望降低每單位封裝成本達(dá)30%；並在單一晶片上整合更多功能，從而以更低的成本實(shí)現(xiàn)輕薄產(chǎn)品，改善電氣和散熱性能。

舉目前市場(chǎng)主流的510mmx510mm方型基板為例，可使用面積是既有12吋晶圓的3倍，不但可以塞下更多的晶片，也可大幅提升產(chǎn)能與降低每單位封裝成本。估計(jì)現(xiàn)今扇出封裝約占整個(gè)先進(jìn)封裝市場(chǎng)約10%，面板級(jí)解決方案又僅佔(zhàn)整個(gè)扇出市場(chǎng)10%。更吸引晶圓廠與傳統(tǒng)OSAT封測(cè)、整合元件大廠（IDM），以及PCB載板和FPD面板製造廠商積極投入。

現(xiàn)已涉入FOPLP封裝業(yè)務(wù)的廠商發(fā)展的玻璃基板尺寸，大致可區(qū)分為：515x510mm主要採(cǎi)用者包括力成、矽品等；日月光除了採(cǎi)用300x300mm尺寸外，也採(cǎi)用了600x600mm的玻璃基板規(guī)格。已有供應(yīng)鏈業(yè)者透露，臺(tái)積電本來選擇的玻璃基板尺寸是515x510mm，但最近新定案的版本則是與日月光相同的600x600mm。

導(dǎo)入TGV先進(jìn)加工技術(shù) 發(fā)揮通電性能潛力

且隨著AI晶片，高頻高速通訊設(shè)備和元件需求的快速增長(zhǎng)，日益凸顯玻璃基板在先進(jìn)封裝技術(shù)中的重要性。比起有機(jī)銅箔基板電阻值低，減少晶片發(fā)熱特性，具有更密集的布線能力與更高的訊號(hào)性能潛力，因此效率較佳，可靠度也表現(xiàn)更好。且因玻璃的平坦度極高，可承受高溫和高電壓，最適合車用IC、高壓IC等晶片，無論是電池、高功率快充等都能派上用場(chǎng)，被視為傳統(tǒng)基板的理想替代方案。

圖二 : 隨著AI晶片，高頻高速通訊設(shè)備和元件需求的快速增長(zhǎng)，日益凸顯玻璃基板在先進(jìn)封裝技術(shù)中的重要性。（攝影：陳念舜）

如今主流玻璃基板的尺寸為515x510mm，在半導(dǎo)體和載板製程中均屬於全新製程，涵蓋玻璃金屬化（Glass Metallization）、後續(xù)的ABF壓合製程，及最終的玻璃基板切割。在玻璃金屬化完成後的玻璃又稱做「Glass Core」，製程涉及TGV（Through-Glass Via）、濕蝕刻（Wet Etching）、AOI光學(xué)檢測(cè)、鍍膜（Sputtering）及電鍍（Plating）。

過去FOPLP遲遲未能普及應(yīng)用的關(guān)鍵，便在於良率與品質(zhì)的問題一直無法克服，像是玻璃容易破碎或是加工難度較高等；更重要的是，相關(guān)的封裝材料、製程設(shè)備都需要重新開發(fā)與設(shè)計(jì)。

其關(guān)鍵的第一道工序「TGV」技術(shù)儘管早在10年前就已問世，但其速度未能滿足量產(chǎn)需求，僅能達(dá)到每秒10~50個(gè)孔，使得玻璃基板技術(shù)至今尚未能起飛。臺(tái)灣的鈦昇科技自從5年前與北美IDM客戶合作研發(fā)TGV技術(shù)，並於去年成功通過製程驗(yàn)證之後，已能實(shí)現(xiàn)每秒8000個(gè)孔（固定圖形、矩陣型）或每秒600~1000個(gè)孔（客製化圖形、隨機(jī)分布類型），且精準(zhǔn)度可達(dá)±5μm，符合3 sigma標(biāo)準(zhǔn)內(nèi)，使玻璃基板終於達(dá)到量產(chǎn)規(guī)模。

並在今年SEMICON Taiwan展現(xiàn)聯(lián)合發(fā)展玻璃基板中的核心技術(shù)Glass Core製程，共同完成515x510mm尺寸玻璃glass core樣品，涵蓋了從雷射改質(zhì)、蝕刻通孔、種子層鍍膜等製程。且提供針對(duì)ABF後玻璃雷射切割的雷射倒角（Laser Beveling）與雷射拋光（Laser Polishing）解決方案。

圖三 : 鈦昇科技在今年SEMICON Taiwan展現(xiàn)玻璃基板雷射加工的完整解決方案。（攝影：陳念舜）

掌握玻璃特性和成本優(yōu)勢(shì) 面板廠投入FOPLP後發(fā)先至

且有群創(chuàng)等以玻璃基板為主的面板廠業(yè)者，與工研院、強(qiáng)茂等業(yè)者共同投入研發(fā)FOPLP的時(shí)間也已經(jīng)長(zhǎng)達(dá)8年，無論是材料、設(shè)備等供應(yīng)鏈勢(shì)必加快速度跟上持續(xù)擴(kuò)產(chǎn)因應(yīng)，將成為未來高階封裝技術(shù)的趨勢(shì)之一。

既可活化群創(chuàng)3.5代舊面板廠產(chǎn)線，6~7成設(shè)備與工程師皆可沿用，已折舊完畢的廠房及設(shè)備成本競(jìng)爭(zhēng)力亦為競(jìng)逐訂單的重要利基，又因?yàn)閾碛猩a(chǎn)製造的Know How，對(duì)於大尺寸玻璃面板搬運(yùn)及加工特性早就瞭如指掌，造就跨入FOPLP最大優(yōu)勢(shì)，分別發(fā)展700 x 700 mm（RDL first製程）、620 x 750 mm（Chip first製程）尺寸面板。

未來，群創(chuàng)將成為匯聚半導(dǎo)體與面板於一身的廠家，同時(shí)也是業(yè)界首創(chuàng)的全球第一條面板產(chǎn)線轉(zhuǎn)型封裝應(yīng)用的案例。但主要是其目前以生產(chǎn)成熟製程的PMIC為主，後續(xù)還需要進(jìn)一步發(fā)展，才有機(jī)會(huì)朝AI GPU等級(jí)的FOPLP方向前進(jìn)。

工研院指引FOPLP關(guān)鍵 已建立完整研發(fā)能量

工研院機(jī)械所組長(zhǎng)黃萌祺也在今年SEMICON Taiwan舉行的「半導(dǎo)體先進(jìn)封裝技術(shù)論壇」上，分析現(xiàn)今FOPLP所使用的技術(shù)與設(shè)備，將因?yàn)椴ＡЩ寰哂斜染A更高剛性，減緩傳統(tǒng)異質(zhì)整合的翹曲問題；與晶圓差不多的低膨脹係數(shù)和介電損失（Df）的特性，可滿足先進(jìn)封裝低熱變形及高頻/高速傳輸應(yīng)用情境需求，將互連密度提高10倍以上，可直接與高頻晶片、天線共同封裝，成為異質(zhì)整合技術(shù)的重要關(guān)鍵模組。

此外，玻璃基板因?yàn)閴蚱秸捎脕硌u作高密度RDL，滿足翹曲度與載板細(xì)微線路（＜3μm）問題。針對(duì)目前CoWos封裝包含晶片、中介層、載板，玻璃可用來取代傳統(tǒng)矽質(zhì)中介層，所以會(huì)要求達(dá)到200~300μm<500μm的極薄程度；若要能取代下方IC載板，還須選擇500μm以上厚度，達(dá)到800μm或1mm、孔徑和玻璃厚度的深/寬比約1:10，以達(dá)到一定密度也避免易碎風(fēng)險(xiǎn)，未來還會(huì)朝更高深/寬比發(fā)展。

工研院目前也以半導(dǎo)體技術(shù)為核心，結(jié)合模擬設(shè)計(jì)、智慧化監(jiān)控等技術(shù)，開發(fā)具競(jìng)爭(zhēng)力與節(jié)能減碳的關(guān)鍵設(shè)備，帶動(dòng)半導(dǎo)體和PCB產(chǎn)業(yè)發(fā)展，提升臺(tái)灣半導(dǎo)體與電子設(shè)備暨關(guān)鍵零組件自主化。黃萌祺也在工研院機(jī)械所帶領(lǐng)旗下電漿、溼式、研拋、低氟/低碳4大設(shè)備團(tuán)隊(duì)。

由於玻璃具有易脆性，所以玻璃封裝基板需要高深寬比（AR>10）通孔製程，以滿足線路密度與製程可操作性需求，TGV基板厚度應(yīng)限制在≧300~800μmm。須開發(fā)項(xiàng)目則包含：

1.鑽孔：雷射改質(zhì)+蝕刻製程設(shè)備，藉此避免玻璃微裂，有別於傳統(tǒng)面少了線路，毋須鑽孔、填銅；

2.附著層：PVD或濕式製程設(shè)備擴(kuò)大以配合高深寬比需求，因此增加成本與技術(shù)限制，所以開始有廠商思考以濕製程表面處理來取代PVD；

3.填銅：高深寬比填銅設(shè)備，可在玻璃鑽孔後填銅來確保不會(huì)有缺陷，包覆銅鍍液在內(nèi)，則應(yīng)避免造成後續(xù)可靠度驗(yàn)證時(shí)元件燒燬；

4.研拋：面銅平坦化設(shè)備；

5.檢測(cè)：光學(xué)、X-ray等檢測(cè)設(shè)備，前者主要針對(duì)玻璃鑽孔、後者針對(duì)填銅設(shè)備，如今更發(fā)展出了複合式檢測(cè)設(shè)備，，並由工研院提供模組和演算法；

6.接合：ABF與超薄玻璃的壓合設(shè)備。

目前還待克服的重點(diǎn)之一，則是玻璃須先經(jīng)過特殊波長(zhǎng)的雷射照過改質(zhì)後的蝕刻效率及表面品質(zhì)雖然較佳，卻有耗時(shí)3~4hrs太長(zhǎng)的缺點(diǎn)，越高深寬比的蝕刻時(shí)間與難度更高，工研院現(xiàn)也正與德國(guó)等大廠討論，如何在TGV階段能以超快雷射一發(fā)鑽孔貫通玻璃的可行性。

至於現(xiàn)今玻璃基板的尺寸主流為510mmx515mm，也有面板廠希望能做到600mmx700mm以加速成本下降，但黃萌祺認(rèn)為：「未來還須考量先進(jìn)封裝成熟度，以良率優(yōu)先，也不排除玻璃和有機(jī)載板共存發(fā)展的可能性。」

矽光子通透AI任意門 以時(shí)間換空間散熱增效

針對(duì)目前生成式AI興起之後，對(duì)伺服器的效能及資料傳輸環(huán)節(jié)帶來極大考驗(yàn)，光訊號(hào)的頻寬比電訊號(hào)高出許多，無論是在資料中心或雲(yún)端主機(jī)板高速運(yùn)算的晶片與晶片、伺服器與伺服器之間的短、中距通訊，將會(huì)變成主要的通訊型態(tài)。

包含即將進(jìn)入量產(chǎn)的大型平行光學(xué)元件（Large Parallel Optics；LPO），與共同封裝光學(xué)元件（Co-Packaged Optics；CPO），都是以2.5D先進(jìn)封裝的方式來整合EIC及PIC，以縮小元件尺寸，並達(dá)到低延遲、低功耗和其他的優(yōu)點(diǎn)。但最大缺點(diǎn)就是成本高，無法更換單一元件。

因此在產(chǎn)業(yè)發(fā)展過程中，除了引進(jìn)半導(dǎo)體先進(jìn)封裝和測(cè)試設(shè)備商，也吸引從事光學(xué)鏡頭、太陽(yáng)能產(chǎn)業(yè)的光電測(cè)試設(shè)備商、滑臺(tái)系統(tǒng)和對(duì)位模組廠商升級(jí)和轉(zhuǎn)型。在光通訊及半導(dǎo)體產(chǎn)業(yè)對(duì)於CPO需求增加之下，高明鐵近年來便展現(xiàn)轉(zhuǎn)型成效，推出高精密度耦合對(duì)位系統(tǒng)，銷售利基在於高精度的機(jī)械設(shè)計(jì)及根據(jù)核心技術(shù)開發(fā)搭配的應(yīng)用軟體，主要競(jìng)爭(zhēng)對(duì)手為日本及德國(guó)廠商，正與全球國(guó)際AI伺服器領(lǐng)導(dǎo)廠商，以及臺(tái)灣光纖被動(dòng)元件與模組製造大廠洽談合作。

圖四 : 在光通訊及半導(dǎo)體產(chǎn)業(yè)對(duì)於CPO需求增加之下，高明鐵近期推出高精密度耦合對(duì)位系統(tǒng)，與德日廠商競(jìng)爭(zhēng)。（攝影：陳念舜）

工研院也在2018年成立「矽光子積體光電系統(tǒng)量測(cè)實(shí)驗(yàn)室」，提供8吋與12吋晶圓級(jí)光電元件自動(dòng)化快速檢測(cè)，包括元件設(shè)計(jì)、製程整合、光學(xué)封裝及光電測(cè)試技術(shù)，串聯(lián)國(guó)家矽光子上下游產(chǎn)業(yè)鏈。

工研院光電所組長(zhǎng)方彥翔中指出，由於5G、AI及雲(yún)端服務(wù)的快速發(fā)展，算力至今已成長(zhǎng)千倍以上，造成大量耗電，引發(fā)熱管理與功耗挑戰(zhàn)，勢(shì)必要大幅加快傳訊速度。矽光子技術(shù)因此應(yīng)運(yùn)而生，除了利用CPO將先進(jìn)光學(xué)元件（又稱光引擎）與ASIC等矽基元件，整合在單一封裝基板上；並整合光纖、數(shù)位訊號(hào)處理（DSP）、交換器ASIC等先進(jìn)封測(cè)技術(shù)，利用光訊號(hào)在長(zhǎng)距離傳輸中的低損耗特性，大幅提升系統(tǒng)的傳輸效率。

從2015年可插拔光學(xué)（Pluggable Optics）光收發(fā)模組的100G數(shù)據(jù)傳輸速率，包含放大器、光纖等元件將被CPO矽封裝製程組合的光元件逐步取代，實(shí)現(xiàn)將光通訊模組和光交換晶片整合在同一封裝基板，PIC光子積體電路與EIC電子積體電路也成為CPO技術(shù)備受討論的關(guān)鍵議題。

藉此可提供更短的光學(xué)路徑，從而達(dá)到最佳傳輸性能和最低功耗；同時(shí)降低系統(tǒng)複雜度，解決晶片及封裝層面的互連挑戰(zhàn)。至於每個(gè)AI伺服器櫃內(nèi)的板子間，還會(huì)存在許多GPU、HBM等都通過銅線傳訊為主，甚至?xí)囊訪ED光傳輸，也不像雷射一樣容易受到溫度影響，實(shí)現(xiàn)在極短距離內(nèi)高速傳輸目標(biāo)。工研院也自2018年起在政府支持下，開始著手建立完整試製平臺(tái)，並領(lǐng)先全臺(tái)引進(jìn)首部可測(cè)得200G下的晶片頻寬、供電訊號(hào)速度的測(cè)試設(shè)備。