本文敘述在iSLM平臺(tái)所有的步驟轉(zhuǎn)向更完整、精確的IC封裝制程，并提供一套自動(dòng)化IC封裝工作流程，透過簡(jiǎn)單化、標(biāo)準(zhǔn)化建模過程，能夠大幅縮短分析操作的作業(yè)時(shí)間。

在IC封裝制程的制程模擬中，為了同時(shí)提升工作效率與品質(zhì)，CAE團(tuán)隊(duì)常會(huì)面臨到許多挑戰(zhàn)。在一般的CAE分析流程中，模擬分析產(chǎn)生結(jié)構(gòu)性網(wǎng)格，非常繁瑣且相當(dāng)花時(shí)間。必須要先匯入2D（或3D）圖檔，接著陸續(xù)建立表面網(wǎng)格、高品質(zhì)的三維實(shí)體網(wǎng)格，再檢查其網(wǎng)格的品質(zhì)及正確性，以確保沒有網(wǎng)格缺陷；接著再設(shè)定不同的屬性，如chip、die等等；完成一個(gè)單元（unit）的實(shí)體網(wǎng)格建立後，還需要根據(jù)strip的設(shè)計(jì)并透過復(fù)制實(shí)體網(wǎng)格等方式，建立一個(gè)完7777整封裝模型，并且在模型外進(jìn)行流道等實(shí)體網(wǎng)格的建立及邊界條件設(shè)定等，才算是完成一個(gè)封裝制程分析的網(wǎng)格處理。

而待網(wǎng)格處理完成後還需建立專案，其建立步驟為：先創(chuàng)建一個(gè)新專案；接著建立分析流程，包含設(shè)定網(wǎng)格、材料、成型條件等等；再來就是分析順序的設(shè)定，這些都完成後才開始進(jìn)行分析，待分析結(jié)束後才能檢視其分析結(jié)果。
...
...