本文敘述在iSLM平臺所有的步驟轉向更完整、精確的IC封裝制程，并提供一套自動化IC封裝工作流程，透過簡單化、標準化建模過程，能夠大幅縮短分析操作的作業(yè)時間。
在IC封裝制程的制程模擬中，為了同時提升工作效率與品質(zhì)，CAE團隊常會面臨到許多挑戰(zhàn)。在一般的CAE分析流程中，模擬分析產(chǎn)生結構性網(wǎng)格，非常繁瑣且相當花時間。必須要先匯入2D（或3D）圖檔，接著陸續(xù)建立表面網(wǎng)格、高品質(zhì)的三維實體網(wǎng)格，再檢查其網(wǎng)格的品質(zhì)及正確性，以確保沒有網(wǎng)格缺陷；接著再設定不同的屬性，如chip、die等等；完成一個單元（unit）的實體網(wǎng)格建立後，還需要根據(jù)strip的設計并透過復制實體網(wǎng)格等方式，建立一個完7777整封裝模型，并且在模型外進行流道等實體網(wǎng)格的建立及邊界條件設定等，才算是完成一個封裝制程分析的網(wǎng)格處理。
而待網(wǎng)格處理完成後還需建立專案，其建立步驟為：先創(chuàng)建一個新專案；接著建立分析流程，包含設定網(wǎng)格、材料、成型條件等等；再來就是分析順序的設定，這些都完成後才開始進行分析，待分析結束後才能檢視其分析結果。
...
...
| 另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優(yōu)惠 |
| 一般訪客 |
10/ごとに 30 日間 |
読み取れません |
付費下載 |
| 注冊會員 |
無限制 |
10/ごとに 30 日間 |
付費下載 |
| VIP會員 |
無限制 |
20/ごとに 30 日間 |
付費下載 |
| 金卡會員 |
無限制 |
無限制 |
特別割引 |
